m基于FPGA的积分梳状CIC滤波器verilog设计,包括程序操作录像+说明文档(Quartusii版)

作品简介

如果需要本工程的vivado版本,打开如下链接

https://mbd.pub/o/bread/mbd-Y5mUlZlp

1.软件版本

Quartusii18.0+ModelSim-Altera 6.6d  Starter Edition

2.运行方法

     使用Quartusii18.0版本打开FPGA工程,然后参考提供的操作录像视频跟着操作。工程路径必须是英文路径。具体操作观看提供的程序操作视频跟着操作。视频播放使用windows media player播放。

3.部分仿真截图

4.内容简介

现若假设用N级CIC滤波器来代替,每一级的滤波器系数长度为R,每一级的差分延迟为M,抽取数为R,那么可以得到CIC抽取滤波器结构图:

创作时间:2023-05-02 21:58:00