基于FPGA的64QAM+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR

作品简介

包括程序操作录像

1.软件版本

vivado2019.2

2.运行方法

     使用vivado2019.2或者更高版本打开FPGA工程,然后参考提供的操作录像视频跟着操作。工程路径必须是英文路径。具体操作观看提供的程序操作视频跟着操作。视频播放使用windows media player播放。

3.部分仿真截图






4.内容简介

在64QAM调制解调系统中,需要生成一定数量的数字信号,作为调制信号和参考信号。数字信号可以使用随机数生成器产生,也可以使用特定的算法生成。在本文中,我们采用了带噪声的随机数生成器产生数字信号,其中噪声是为了模拟实际通信中的信道噪声。



创作时间:2025-04-22 02:16:23