m基于双PN序列的数据帧检测,帧同步verilog实现,含testbench,包括程序操作录像

作品简介

1.软件版本

vivado2019.2

2.运行方法

     使用vivado2019.2或者更高版本打开FPGA工程,然后参考提供的操作录像视频跟着操作。工程路径必须是英文路径。具体操作观看提供的程序操作视频跟着操作。视频播放使用windows media player播放。

3.部分仿真截图

4.内容简介

数据帧通常由头部(header)、数据(payload)和尾部(tail)组成。在发送端,数据帧首先与一个唯一的PN序列进行异或操作,然后再与另一个PN序列进行异或操作,形成双PN序列。接收端会通过以下过程来检测数据帧的起始位置和帧同步。


创作时间:2023-07-28 16:37:44