小面包 面包多
简介
评论
作品封面
永久回看

基于FPGA的QPSK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR

¥109.9
投诉
头像
我爱C编程FPGA 1.程序只用于个人学习,禁止二次销售;2.有问题请发本人邮箱1480526168@qq.com,勿发平台私信。
作品简介

1.软件版本

vivado2019.2

2.运行方法

     使用vivado2019.2或者更高版本打开FPGA工程,然后参考提供的操作录像视频跟着操作。工程路径必须是英文路径。具体操作观看提供的程序操作视频跟着操作。视频播放使用windows media player播放。

3.部分仿真截图



4.内容简介

  帧同步的过程就是在接收序列中寻找与帧同步码匹配的位置,一旦找到匹配位置,就确定了帧的起始位置,后续的码元就可以按照帧结构进行正确的划分和处理。


创作时间:2025-01-29 16:32:44

付费109.9元可获得

评论 推荐Ta

暂时还没有评论


头像
我爱C编程FPGA 1.程序只用于个人学习,禁止二次销售;2.有问题请发本人邮箱1480526168@qq.com,勿发平台私信。
关注
5 喜欢 1 关注 596 粉丝 160 作品

在您购买本平台付费作品前,请您认真阅读本声明内容。如果您对这份声明没有异议,则可以继续购买 >>>

  • 主页
  • 私信
登录或购买

基于FPGA的QPSK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR

作品简介

1.软件版本

vivado2019.2

2.运行方法

     使用vivado2019.2或者更高版本打开FPGA工程,然后参考提供的操作录像视频跟着操作。工程路径必须是英文路径。具体操作观看提供的程序操作视频跟着操作。视频播放使用windows media player播放。

3.部分仿真截图



4.内容简介

  帧同步的过程就是在接收序列中寻找与帧同步码匹配的位置,一旦找到匹配位置,就确定了帧的起始位置,后续的码元就可以按照帧结构进行正确的划分和处理。


创作时间:2025-01-29 16:32:44